```
DIALOG(R) File 345: Inpadoc/Fam. & Legal Stat
(c) 2001 EPO. All rts. reserv.
14669808
Basic Patent (No, Kind, Date): EP 867833 A2 19980930 <No. of Patents: 005>
Patent Family:
    Patent No
                Kind Date
                                Applic No
                                          Kind Date
    EP 867833
                 A2 19980930
                                EP 98302222
                                                      19980324
                                                 Α
                                                                (BASIC)
    EP 867833
                   A3 20000607
                                  EP 98302222
                                                  A 19980324
                                 JP 9778025
    JP 10269345
                  A2 19981009
                                                  A 19970328
    JP 2879670
                  B2 19990405
                                  JP 9778025
                                                 A 19970328
                                                 A 19980325
   US 6088490
                  Α
                       20000711 US 47378
Priority Data (No, Kind, Date):
    JP 9778025 A 19970328
PATENT FAMILY:
EUROPEAN PATENT OFFICE (EP)
  Patent (No, Kind, Date): EP 867833 A2 19980930
   APPARATUS FOR PROCESSING TWO-DIMENSIONAL INFORMATION (English; French;
     German)
   Patent Assignee: PRESIDENT OF HIROSHIMA UNIVERS
   Author (Inventor): IWATA ATSUSHI (JP); NAGATA MAKOTO
   Priority (No, Kind, Date): JP 9778025 A
                                           19970328
   Applic (No, Kind, Date): EP 98302222 A 19980324
   Designated States: (National) DE; FR; GB
   IPC: * G06T-001/20
   Derwent WPI Acc No: * G 98-498121; G 98-498121
   Language of Document: English
  Patent (No, Kind, Date): EP 867833 A3 20000607
   APPARATUS FOR PROCESSING TWO-DIMENSIONAL INFORMATION (English; French;
     German)
   Patent Assignee: PRESIDENT OF HIROSHIMA UNIVERS
   Author (Inventor): IWATA ATSUSHI (JP); NAGATA MAKOTO
   Priority (No, Kind, Date): JP 9778025 A 19970328
   Applic (No, Kind, Date): EP 98302222 A
                                           19980324
   Designated States: (National) AT; BE; CH; DE; DK; ES; FI; FR; GB; GR;
     IE; IT; LI; LU; MC; NL; PT; SE
   IPC: * G06T-001/20
   Derwent WPI Acc No: * G 98-498121
   Language of Document: English
EUROPEAN PATENT OFFICE (EP)
 Legal Status (No, Type, Date, Code, Text):
   EP 867833
                       19970328 EP AA
                                             PRIORITY (PATENT
                             APPLICATION) (PRIORITAET (PATENTANMELDUNG))
                             JP 9778025 A 19970328
   EP 867833
                   Р
                       19980324 EP AE
                                             EP-APPLICATION
                             (EUROPAEISCHE ANMELDUNG)
                             EP 98302222 A 19980324
   EP 867833
                   Р
                       19980930 EP AK
                                             DESIGNATED CONTRACTING
                             STATES IN AN APPLICATION WITHOUT SEARCH
                             REPORT: (IN EINER ANMELDUNG OHNE
                             RECHERCHENBERICHT BENANNTE VERTRAGSSTAATEN)
                            DE FR GB
   EP 867833
                       19980930 EP AX
                   P
                                             ERSTRECKUNG DES
                             EUROPAEISCHEN PATENTS AUF (ZAHLUNG VON
                             BENENNUNGSGEBUEHREN)
                            AL; LT; LV; MK; RO; SI
   EP 867833
                 . Ъ
                       19980930 EP A2
                                             PUBLICATION OF APPLICATION
                             WITHOUT SEARCH REPORT (VEROEFFENTLICHUNG DER
                             ANMELDUNG OHNE RECHERCHENBERICHT)
   EP 867833
                   P
                       19980930 EP 17P
                                             REQUEST FOR EXAMINATION
                             FILED (PRUEFUNGSANTRAG GESTELLT)
                             980415
```

EP 867833

P

20000607 EP AK

DESIGNATED CONTRACTING

STATES IN A SEARCH REPORT: (IN EINEM RECHERCHENBERICHT BENANNTE VERTRAGSSTAATEN)

AT BE CH DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE ERSTRECKUNG DES 20000607 EP AX EP 867833 EUROPAEISCHEN PATENTS AUF (ZAHLUNG VON BENENNUNGSGEBUEHREN) AL; LT; LV; MK; RO; SI SEPARATE PUBLICATION OF THE 20000607 EP A3 EP 867833 SEARCH REPORT (ART. 93) (GESONDERTE VEROEFFENTLICHUNG DES RECHERCHENBERICHTS (ART. 93)) PAYMENT OF DESIGNATION FEES 20010214 EP AKX EP 867833 P (ZAHLUNG VON BENENNUNGSGEBUEHREN) DE FR GB JAPAN (JP) Patent (No, Kind, Date): JP 10269345 A2 19981009 TWO-DIMENSIONAL INFORMATION PROCESSOR (English) Patent Assignee: UNIV HIROSHIMA Author (Inventor): IWATA ATSUSHI; NAGATA MAKOTO Priority (No, Kind, Date): JP 9778025 A 19970328 Applic (No, Kind, Date): JP 9778025 A 19970328 IPC: \* G06T-001/00; G06T-009/20 Derwent WPI Acc No: \* G 98-498121 Language of Document: Japanese Patent (No, Kind, Date): JP 2879670 B2 19990405 Patent Assignee: UNIV HIROSHIMA Author (Inventor): IWATA ATSUSHI; NAGATA MAKOTO Priority (No, Kind, Date): JP 9778025 A 19970328 Applic (No, Kind, Date): JP 9778025 A 19970328 IPC: \* G06T-001/00; H04N-001/21 Language of Document: Japanese UNITED STATES OF AMERICA (US) Patent (No, Kind, Date): US 6088490 A 20000711 APPARATUS FOR PROCESSING TWO-DIMENSIONAL INFORMATION (English) Patent Assignee: PRESIDENT OF HIROSHIMA UNIVERS (JP) Author (Inventor): IWATA ATSUSHI (JP); NAGATA MAKOTO Priority (No, Kind, Date): JP 9778025 A 19970328 Applic (No, Kind, Date): US 47378 A 19980325 National Class: \* 382312000; 382317000 IPC: \* G06K-007/00 Derwent WPI Acc No: \* G 98-498121 Language of Document: English UNITED STATES OF AMERICA (US) Legal Status (No, Type, Date, Code, Text): PRIORITY (PATENT) 19970328 US AA US 6088490 P JP 9778025 A 19970328 APPLICATION DATA (PATENT) 19980325 US AE P US 6088490

(APPL. DATA (PATENT)) US 47378 A 19980325

PATENT

20000711 US A

Р

US 6088490

### (19)日本国特許庁 (JP)

# (12) 特 許 公 報 (B2)

(11)特許番号

# 第2879670号

(45)発行日 平成11年(1999) 4月5日

(24)登録日 平成11年(1999) 1月29日

(51) Int.CL\*

識別配号

PΙ

G06T 1/00

HO4N 1/21

G06F 15/66

H 0 4 N 1/21

J

請求項の數10(全 10 頁)

(21)出題番号

特願平9-78025

平成9年(1997)3月28日

(73)特許権者 391012648

広島大学長

広島県東広島市館山1丁目3番2号

(22)出籍日

岩田 移

広島県東広島市鏡山2-360 広大がが

ら第2宿舎1-301

(65)公開番号 (43)公開日

審査請求日

特勝平10-269345 平成10年(1998)10月9日

平成9年(1997) 3月28日

永田 真

広島県広島市安佐南区西原2-9-37

第3 森下ビル504

(74)代理人

(72)発明者

(72)発明者

弁理士 鈴江 武彦 (外5名)

審査官 後藤 彰

(56)参考文献

特開 昭50-41407 (JP. A)

特開 昭57-95768 (JP. A)

特開 平4-176173 (JP. A) 特開 平6-215593 (JP, A)

最終頁に続く

## (54) 【発明の名称】 2次元情報処理装置

1

## (57)【特許請求の範囲】

【請求項1】 2次元にマトリクス状に配置された複数 の単位セル回路と、

ここで前記単位セル回路は2次元情報の所定部分の情報 量を検出する検出器と、前記検出器で検出された情報量 を記憶する記憶回路を含み検出された情報量または記憶 された情報量に応じたパルス幅を有するパルス幅変調信 号を生成し出力する信号処理回路とを有し、

マトリクスの列方向に延伸し対応する列の前記単位セル 回路にそれぞれ接続する複数の第1のバスラインと、 マトリクスの行方向に延伸し対応する行の前記単位セル 回路にそれぞれ接続する複数の第2のバスラインと、 前記第1のバスラインのうち少なくとも1のバスライン を選択し、選択されたバスラインを通して前記単位セル 回路にバルス幅変調信号を生成するための制御信号を供 2

給する手段と、

前記第2のバスラインのうち少なくとも1のバスライン を選択し、選択されたバスラインを通して少なくとも1 の前記パルス幅変調信号を読み出す手段を有することを 特徴とする2次元情報処理装置。

【請求項2】 前記制御信号はランプ信号を含み、前記 パルス幅変調信号は前記ランプ信号の電圧上昇開始時に 立ち上がり、前記検出器の検出した情報量により定まる 電圧と前記ランプ信号の電圧が一致する時に立ち下がる 10 信号であることを特徴とする請求項1記載の2次元情報

【請求項3】 前記2次元情報は光情報であり、前記検 出器は光検出器であることを特徴とする請求項1または 請求項2に記載の2次元情報処理装置。

【請求項4】 前記第1のバスラインを選択する手段は

3

前記第1のバスラインのうち任意の1のバスラインを指 定する手段を含み、前記読み出す手段は指定された列の 1個または複数の単位セル回路において生成されたパル ス幅変調信号を前記第2のバスラインを通して読み出す 手段を含むことを特徴とする論求項1乃至論求項3のう ちいずれか1項に記斂の2次元情報処理装置。

【請求項5】 前記第1のバスラインを選択する手段は 前記第1のバスラインを順次スキャンするように選択し てして順次ランプ信号を供給する手段を含み、前記読み 出す手段は前記第2のバスライン通し生成されたパルス 10 幅変調信号を順次読み出す手段を含むことを特徴とする 請求項1乃至請求項3のうちいずれか1項記裁の2次元 **情報処理装置。** 

【請求項6】 前記信号処理回路は前記パルス幅変調信 号を出力する電流源駆動の出力回路を有し、前記第1の バスラインを選択する手段は各バスラインを同時に選択 してランプ信号を供給する手段を含み、前記読み出す手 段は行方向の各単位セル回路から出力されたパルス幅変 調信号電流をバスラインで加算し、電荷の形で行方向の 各単位セル回路から出力されたパルス幅変調信号による 20 情報の和を求める手段を含むことを特徴とする請求項1 乃至請求項3のうちいずれか1項記載の2次元情報処理 装置。

【請求項7】 検出された情報量に所定の係数を掛けて バルス幅変調信号として出力するために、前記第1のバ スラインにそれぞれ供給される前記ランプ信号は前記所 定の係数に対応する所定の傾きをそれぞれ有することを 特徴とする請求項6記録の2次元情報処理装置。

【請求項8】 前記読み出す手段は前記所定の係数が正 または負の極性を有する場合には正係数と負係数に分け 30 て和をもとめた後に両者の差を求める手段を有すること を特徴とする請求項7記載の2次元情報処理装置。

【 請求項9 】 前記第2のバスラインはそれぞれ前記係 数が正の場合の出力を受ける正極性バスラインと前記係 数が負の場合の出力を受ける負極性バスラインを有し、 前記読み出す手段は正極性バスラインで加算された電流 と負極性バスラインで加算された電流との差を求める手 段を有することを特徴とする請求項7記載の2次元情報 処理装置。

【請求項10】 前記2次元情報のパターンエッジの存 40 る。 在と位置を求めるために、前記第1および第2のバスラ イン選択手段は隣接する2つの単位セル回路を選択し、 前記読み出す手段は前記2つの単位セル回路から出力さ れたパルス幅変調信号のパルス幅の差を求め閾値と比較 する手段を有することを特徴とする論求項1乃至論求項 3および請求項6のうちのいずれか1項記載の2次元情 報処理装置。

#### 【発明の詳細な説明】

[0001]

の入力情報を圧縮して記憶し、通信するマルチメディア 情報処理システムや、<br />
又、<br />
画像・<br />
図形の特徴を抽出して

認識する高度な知能処理システムなどを実現するエレク トロニクス分野に関する。

[0002]

【従来の技術】従来より、コンピュータや信号処理シス テムに使用されるLSIについては、
築積規模の増大と 動作**速度の高速化が要求されてきた。これまでのLSI** ではディジタル化の方向が主流であり、アナログ回路が 必要な場合にはアナログ回路とディジタル回路のインタ フェースのADまたはDA変換器を用いるのが一般的で あった。しかし、このようなディジタルLSIの大規模 化および高速動作化においては消費電力の増加が性能向 上に対する制限となっていた。

【0003】これまでの画像や図形処理システムでは、 イメージセンサーによって情報を入力し、その出力をA D変換器でデジタル信号に変換し、それをデジタルシグ ナルプロセッサやマイクロプロセッサを用い処理する棉 成が用いられてきた。しかしデジタル回路を用いた情報 処理システムは、精度や動作の安定性においては最も優 れているが、トランジスタを非線形のスイッチング案子 として使っているため多数の案子を必要とする。そし て、システムの規模を拡大し動作速度を上げると消費工 ネルギが増加して、性能向上が制限されるという問題を 有する。デジタル回路による情報処理アーキテクチャは 基本的に逐次処理であり、2次元のデータを並列に処理 したり、神経回路網で用いられる多入力の演算には適さ ないという欠点があった。

【0004】一方、アナログ回路はトランジスタを増幅 器などの線形案子として用い、時間連続、振幅連続のア ナログ信号を扱う。アナログ回路は物理の基本法則を用 いて演算するので、デジタル回路と比較すると1桁から 2桁少ない緊子で同様の機能を実現でき、そして現象を 比較的概略的に把握して比較判断する能力に優れ、さら に並列に動作するのにも適している。しかし、高精度の 情報処理は実現しにくい、現在使われているアナログ・ デジタル混戯回路ではADまたはDA変換が性能の制限 になり、又、デジタル回路からアナログ回路へ回り込ん でくる雑音(クロストーク雑音)がその性能を制限す

【0005】最近重要度を増している画像や図形処理イ メージセンサーとしては入力情報をアナログの電荷量と して扱うCCDデバイスが主に用いられている。しか し、製造プロセスが特殊であり、信号処理を行うための CMOS論理回路を集積化するのに適さないという欠点 がある。

[0006]

【発明が解決しようとする課題】以上述べたような問題 点を解決し、集積規模の増大と動作速度の高速化が達成 【発明の属する技術分野】本発明は2次元の画像・図形 50 された超大規模なシステムを実現するためには革新的な

アーキテクチャや回路技術の進歩が必要になっている。 したがって、本発明は、前記従来の問題点に鑑みてなされたもので、画像・図形などの2次元情報検出、情報圧縮処理、特徴抽出処理を並列に実行する情報処理装置などに用いられるものである。本発明は高度な画像・図形情報処理に汎用的に適用でき、人間の知能に迫る高性能で省エネルギの情報処理装置を提供することを目的とする。

【0007】より具体的には、2次元のPN接合光検出器を入力デバイスとするイメージセンサーやイメージセ 10 ンサーそれ自身に画素間の処理機能を持つ機能イメージセンサー、2次元情報を並列処理して情報圧縮する装置、2次元図形・画像の特徴を抽出して認識する装置、ロボットの視覚、図形の認識装置、さらに顔や指紋の照合処理装置等に使用される2次元情報処理装置に使用されるLSI、特にCMOS LSIに関し、LSIの素子数を少なくしてチップ面積を縮小する共に処理能力を向上し、しかも消費エネルギーの低減を図るものである。

#### [0008]

【課題を解決するための手段】上記目的を達成するため に、本発明の2次元情報処理装置は、2次元に行列状に 配置された単位セルに光学的あるいは電気的に書き込ま れた2次元の情報を記憶させ、所定の単位セルに選択的 にランプ波形電圧を供給して、ランプ波形電圧の上昇開 始時刻に立ちあがり、記憶された情報量に対応する電圧 と供給されたランプ波形の電圧が一致する時刻に立ち下 がるパルス幅変調(PWM)信号を発生させるものであ る。そして、各単位セルからのPWM信号出力を行また は列ごとに並列に複数のラインに接続するものである。 【0009】かかる構成を含むことにより、例えば、情 報をスキャンして読み出す2次元情報処理装置、行また は列ごとに和を演算して出力する装置、積和演算による 空間フィルタ演算を加えて出力する装置、エッジの位置 を検出して出力する装置、行または列ごとにエッジ数の 和を演算して出力する装置など種々の機能を有する装置 が実現される。以下詳細に説明する。

【0010】本発明の2次元情報処理装置は、2次元にマトリクス状に配置された複数の単位セル回路を有し、ここで、この単位セル回路は2次元情報の所定部分の情報量を検出する検出器と、該検出器で検出された情報量を記憶する記憶回路を含み検出された情報量または記憶された情報量に応じたバルス幅を有するパルス幅変調信号を生成し出力する信号処理回路とを有するものである。このため、マトリクスの列方向に延伸し対応する列の単位セル回路にそれぞれ接続する複数の第1のバスラインと、マトリクスの行方向に延伸し対応する行の単位セル回路にそれぞれ接続する複数の第2のバスラインとを有し、第1のバスラインのうち少なくとも1のバスラインを対象し、第1のバスラインのうち少なくとも1のバスラインを対象し、第1のバスラインのうち少なくとも1のバスラインを対象し、対象がバスラインとを有し、第1のバスラインのうち少なくとも1のバスラインを対象し、対象が大スラインとを有し、第1のバスラインの方も少なくとも1のバスラインの方も少なくとも1のバスラインを対象し、対象を対象の対象の対象を対象の対象の対象を表現し、対象を対象の対象を有し、対象の対象を有し、対象を対象の対象の対象を表現し、対象を対象の対象を表現して対象を表現している。

回路にパルス幅変調信号を生成するための制御信号を供給する手段と、第2のバスラインのうち少なくとも1のバスラインを選択し、選択されたバスラインを通して少なくとも1のパルス幅変調信号を読み出す手段を有するものである。

6

【0011】そして、上記2次元情報処理装置において、該制御信号はランプ信号を含み、パルス幅変調信号はランプ信号の電圧上昇開始時に立ち上がり検出器の検出した情報量により定まる電圧とランプ信号の電圧が一致する時に立ち下がる信号である。また2次元情報として光イメージ情報に適用することができ、この場合、検出器は光検出器である。

【0012】また、第1のバスラインを選択する手段は 第1のバスラインのうち任意の1のバスラインを指定す る手段を含み、読出し手段は指定された列の1個または 複数の単位セル回路において生成されたバルス幅変調信 号を第2のバスラインを通して読み出す手段を含むもの である。さらに、2次元パターン等のスキャンを行うた め、第1のバスラインを選択する手段は第1のバスライ ンを順次スキャンするように選択してして順次ランプ信 号を供給する手段を含み、読出し手段は第2のバスライ ン通しこの生成されたパルス幅変調信号を順次読み出す 手段を含むものである。

【0013】また、加算処理を実現するため、本発明の信号処理回路はパルス幅変調信号を出力するのに電流源 駆動の出力回路を用い、第1のバスラインを選択する手段は各バスラインを同時に選択してランプ信号を加える手段を含み、読出し手段は行方向の各単位セル回路から出力されたパルス幅変調信号電流をバスラインで加算し、電荷の形で行方向の各単位セル回路から出力されたパルス幅変調信号による情報の和を求める手段を含むものである。

【0014】さらに積和演算を実行するため、加算のために検出された情報に所定の係数を掛けてパルス幅変調信号として出力するために、第1のバスラインにそれぞれ供給されるランプ信号は上記所定の係数に対応する所定の傾きをそれぞれ有するものである。

【0015】また、画像圧縮処理で頻繁に使われる離散的コサイン変換に適用するため、読出し手段は所定の係数が正または負の極性を有する場合には正係数と負係数に分けて和をもとめた後に両者の差を求める手段を有するものである。さらに、他の方法として、第2のバスラインがそれぞれ係数が正の場合の出力を受ける正極性バスラインと係数が負の場合の出力を受ける負極性バスラインを有し、読出し手段は正極性バスラインで加算された電流と負極性バスラインで加算された電流と負極性バスラインで加算された電流との差を求める手段を有するものである。

セル回路にそれぞれ接続する複数の第2のバスラインと 【0016】そして、本発明は画像や図形の処理に重要を有し、第1のバスラインのうち少なくとも1のバスラ な2次元情報のパターンエッジの存在と位置を求めるたインを選択し、選択されたバスラインを通して単位セル 50 めに、第1および第2のバスライン選択手段が隣接する

セル回路から出力されたパルス幅変調信号のパルス幅の 差を求め閾値と比較する手段を有するものである。 [0017]

【発明の実施の形態】パルス変調信号は振幅は2値であ るが、時間強の量に情報を乗せた信号であり、パルス幅 (PWM)変調信号、バルス位相(PPM)変調信号、 パルス密度 (PDM) 変調信号がある。この中でパルス 幅変調(PWM)はバルス幅にアナログ的な情報を持た せた信号で、アナログ信号とデジタル信号の中間に位置 10 する。このPWM信号を用いた回路によりアナログとデ ジタルの両方の長所を活用したアナログデジタル融合回 路を構成することができる。PWM信号は1個のパルス で多ビットの情報を表現するので、データ転送や演算の 際に消費するエネルギーが小さい。また、PWM信号を 電流値として加算することにより並列に多数の信号の和 を演算することができる。並列に加算するので、演算能 力が高く、アナログ動作であるために、消費電力が小さ い。これらの原理的な構成については電子情報通信学会 9-A.NO.2 FEBRUARY 1996 PP.145 ~157 "A Concept of Analog-Digital Merged Circuit Architecture for Fu ture VLSI's " Atsusi IWATA , Makoto NAGATA に述べ られている。

【0018】本発明はこのPWM信号の高箱度・低エネ ルギの情報伝送および演算能力を利用して

(1) 2次元の記憶部から効率的に情報を取り出すこと、 および、(2) 並列演算能力を利用して情報を圧縮、特徴 抽出して取り出すものである。(例えば、2次元データ の和の演算、積和演算および空間フィルタとしての適 用、エッジの検出、およびエッジ数の和の演算など。) 本発明の実施の形態を以下に図面を参照して説明する。 以下の詳細な説明および図面の記載において、同様の要 素は同様の参照番号により表される。なお、ここに記載 された本発明の実施例は単なる一例であり、本発明はこ こで説明される実施の態機に限定されるものではない。 以下の実施例は多様に変形することが可能である。

#### 【0019】 実施例(1)

図1(a)に示すように、単位セル回路1を2次元のマ トリックス状に配置する。各単位セル回路1はアドレス 40 ランプ波形発生回路 2から列方向に延伸する複数のアド レス線3に接続している。なお、アドレス線3は他の信 号線を含むバスラインの一部として形成することができ る。各アドレス線3は選択された各セルにランプ信号お よびランプ開始信号を含む制御信号を供給する回路であ るアドレスランプ波形発生回路2に接続されている。各 単位セル回路1の出力回路は行方向に延伸する複数バス ライン4に接続されており、バスライン4はパルス幅変 調出力信号を読み出すパルス幅/電荷検出回路5に接続 されている。外部からの2次元光情報を入力する場合は 50 的に動作可能であるので、2次元情報を高速に情報を読

このマトリクス全面に光をあてる。 図1(b)には入力 した光情報をこの2次元情報処理装置により処理して2 次元表示した出力の例が示されている。

【0020】図2(a)に単位セル回路1の構成例を、 同(b)にその動作タイミングチャートを示す。単位セ ル回路1は光検出器6とこれに接続された信号処理回路 7を有する。信号処理回路7は、光検出器6で検出され た光情報の大きさに対応したパルス幅のPWMパルスを 発生する機能を有し、この実施例においては記憶回路 8、コンパレータ9、AND回路10、および出力回路 11を有する。光検出器6として例えばLSI技術で実 現できるPN接合やフォトトランジスタを用い、光は電 流に変換され一定の期間積分されて電荷として記憶回路 8に記憶される。コンパレータ9はこの記憶された電荷 により定まる電圧と、アドレス線3を通して供給される 直線的に変化するランプ信号の電圧とを比較する。ラン プ信号の電圧上昇が開始する時刻にPWM信号を立ちあ げ、セルに記憶された電荷により定まる電圧と供給され たランプ信号電圧が一致する時をコンパレータ9で検出 英文論文誌 (A) IEICE TRANS. FUNDAMENTALS, VOL. E7 20 してPWM信号を立ち下げる。コンパレータ9およびラ ンプ開始信号線12に接続されたAND回路10はラン プ開始信号とコンパレータ9からの出力信号によりPW Mパルスの立ち上げ立ち下げ時を制御し、この制御に基 づきAND回路10に接続された出力回路11は光検出 器6の出力の大きさに対応した幅のPWM信号を発生す る。

> 【0021】なおこの信号処理回路7は任意のタイプの もので良く、光検出器6の出力の大きさに対応した幅の PWM信号を発生する回路であればいかなる構成のもの 30 であっても良い。なお、単位セルに入力される外部から の2次元情報は光情報のみならず電気情報であってもよ い。この場合は光検出器6に替えて電気情報を検出する 検出器が接続される。また、検出された情報を特に記憶 回路に記憶させておくことなく直ちにPWM信号に変換 しても良い。

【0022】アドレスランプ波形発生回路2は、所望の 列の複数の単位セルにアドレス線3を通してランプ信号 を同時に供給する機能を有する。図3に示すように指定 されたアドレス線(#1、#4)にランプ信号が順次加 えられると、これに接続された単位セル回路の情報を行 ごとにPWM信号として読み出すことができる。この動 作により任意の列にランダムアクセスすることができ

【0023】各セルの情報を順次スキャンして読み出す 場合は、ランプ信号を順次アドレス線に供給する。 図4 に示すように、順次左のアドレス線から各列(#0~# 4) にランプ信号を加えるようにすれば、行方向に左か ら右にスキャンして各列のセル佾報をPWMパルスとし て出力することができる。この動作は各行に関して並列 み出すことができる。また、列方向にも選択信号を設け て1行分出力した後に、次の行を選択するようにすれ ば、2次元情報のシリアルスキャンも可能である。な お、上記各動作において行と列を入れ替えた構成にする ことも勿論可能である。

【0024】PWM信号のダイナミックレンジは最大バ ルス幅/時間分解能で決る、扱う情報に応じて適当なダ イナミックレンジを設定することができるのはいうまで もない。CCDイメージデバイスではアナログの電荷が そのまま転送ライン上で伝送されるためにクロストーク 10 などの雑音が発生しやすいが、本発明においては電荷は 単位セル内でPWM信号に変換される。PWM信号を用 いるとバスラインなど情報を伝達する経路での信号品質 の劣化が生じにくい。

【0025】図5に単位セル回路1にCMOSを用いた 他の具体的な回路例を示す。(a)はその基本回路の構 成であり、光検出器6としてフォトトランジスタ13を 使用し、記憶回路8としてシャッタスイッチとしてのM OSトランジスタ16およびコンデンサ17の組合せを 用い、コンパレータ9はリセット用の帰還スイッチ15 20 を設けたCMOSインバータ14で構成される。(b) はこの回路のリセット時の動作を示し、(c)は入力積 分の動作を示し、(d)は電荷-PWM変換の動作を示 す。

【0026】図6にこの回路の動作波形/タイミングチ ・ャートを示す。まず回路がリセットされ(図5

(b))、コンパレータ9の帰還スイッチ15と記憶回 路8のシャッタスイッチ16を導通(ON)にしてイン バータ14の閾値電圧のバラツキを補償した電荷がコン デンサ17に蓄えられる。続いて、フォトトランジスタ 30 13により2次元パターンの各画素の対応する光が検出 され、検出された光に対応する光電流がシャッタスイッ チ16を通してコンデンサ17に蓄えられる(図5

(c))。次にシャッタ19からのシャッタ信号により シャッタスイッチ16をOFFにした後で、アドレスラ ンプ信号をコンデンサ17のもう一方の端子18に加え る(図5(d))、コンデンサ17の電荷は保持される ので、ランプ波形の下降につれてインバータの入力電圧・ も下降し、関値電圧になるとインバータ14の出力が反 転する。PWM信号はランプ波形の立上げ開始時にセッ 40 トされコンパレータ9の上記反転時にリセットされるフ リップフロップ (図示せず)を接続することにより生成 することができる。

【0027】上記動作は光入力による電荷の蓄積と、P WM信号の発生をシリアルに実行するようなタイミング で動作させたものであるが、これをパイプライン的に並 列動作させることもできる。

【0028】図7に5ライン構成のアドレスランプ波形 発生回路2の1実施例を示す。各ラインはそれぞれCM

びコンデンサ22の電荷放電時の定電流 I を発生するた めのMOSトランジスタ21で構成されている。ランプ 制御信号CTがハイレベルになると定電流 I でコンデン サ22の電荷を接地23へ放電するので、コンデンサ2 2の電圧が直線的に低下する。またCTがローレベルに なるとコンデンサ22は急速に充電されてランプ信号は 正電源24の電圧Vddになる。ランプ信号(RPO~ RP4)の波形の傾きはMOSトランジスタ21のチャ ネル幅、およびゲートパイアス電圧(VB0~VB4) を制御することにより任意に設定できる。 傾きは d V / dt=I/Ctとなる.ただし、Ctはコンデンサ22 の容量にランプ信号を供給する配線やそれにつながる負 荷回路の寄生容量を加算したものである。各列に加えら れるランプ信号(RPO~RP4)は、各列に設けられ た同一の回路により生成される。集積回路チップ上では 素子の相対バラツキは小さいので、ランプ信号RPの相

10

【0029】実施例(2)

対精度は高い。

実施例(2)は、図8に示すように行方向のセル情報の 和を並列演算する実施例(1)の構成において、単位セ ル回路1のPWM信号を出力する出力回路11を電流源 駆動回路25にしたものである。 図8(c)において電 流源駆動回路25の具体的回路については特に示してい ないが、所望の電流源駆動回路を用いることができる。 なお, (c)においては単位セル回路1の出力回路のみ を示し他は省略して記載してある。

【0030】図8(a)は図形情報を行方向および列方 向に投影するための回路の構成例であり、図8(b)は そのタイミングチャートである。電流源駆動回路25は 出力インピーダンスが高いので、各セルからのパルス電 流がバスライン4で加算される。

【0031】アドレスランプ波形発生回路2は各列のア ドレス線3に同時にランプ信号を加えてPWM信号出力 を発生させる機能を有し、バスライン4の出力電流を積 分すると、電荷の形で行方向のすべてのセルの情報の和 を求めることができる。この動作により、行方向の各セ ルの情報をアナログ的に並列に加算できる。加算結果は 電荷検出回路/電荷-デジタル変換回路26によりデジ タルデータとして出力される。電荷検出回路/電荷-デ ジタル変換回路26は各バスラインに出力された電荷を それぞれ検出し、その電荷をデジタル量に変換して出力 できる回路ならば任意の構成で良い。

【0032】当然、行と列を入れ替えることにより、列 方向の和を並列に演算することもできる。即ち、図8 (a)に示すように各行にもアドレスランプ波形発生回 路2を、各列にも電荷検出回路/電荷-デジタル変換回 路26を接続することができる。加算結果は電荷検出回 路/電荷-デジタル変換回路26によりデジタルデータ として出力される。 行方向と列方向の加算は適切な制御 OSスイッチ20、電荷積分用のコンデンサ22、およ 50 回路(図示せず)により交互に行われることはいうまで

る.

もない。この処理により得られる情報は、図形情報をx 方向(図8(a)における模方向)およびY方向(同縦 方向) に投影した時のプロファイルであり、図形の特徴 **竹報として有用である。** 

## 【0033】実施例(3)

実施例(3)は、実施例(2)の構成により積和演算を 行うものである。図9に各単位セル1に記憶された佾報 量 (コンデンサの電圧)の値に係数を掛けてそれらの和 を出力する場合のタイムチャートを示す。各列に傾きの 異なるランプ信号を加えることによって、各セル出力に 10 る。2値化回路33および計数回路34は任意の回路を 係数をかけた総和つまり積和演算を実現するものであ る。ランプ信号の傾きはアドレスランプ波形発生回路2 の定電流用のMOSトランジスタ21に掛かるバイアス 電圧VBにより制御される。各セルの情報量に対応する 電圧はランプ信号と比較されるので、ランプ信号の傾き が大きい程単位セルに蓄積された情報量に掛かる係数は 小さく、傾きが小さい程係数が大きいことになる。各P WM信号は電流源出力としてバスライン4を通して電荷 として積分される。この電荷量が積和演算の結果とな る。これにより、例えば1次元の空間フィルタ演算を並 20 列に実行することができる。当然に、行と列を入れ替え ることにより、列方向の積和演算をすることもできる。 【0034】通常の画像圧縮処理で頻繁に使われる離散 的コサイン変換においては、コサインの係数をかけて和 を求める必要がある。コサインの係数には正負があるの で、このような両極性の演算の場合には図10に示すよ うに、正の出力と負の出力をシリアルに出力し、両者の 差を求めて符号を付加すればよい。

【0035】又は、図11に示すのように正極性のバス 27と負極性のバス28を設けて、係数の極性に応じて 30 どちらかのバスで積分してそれらの差を求めることによ っても離散的コサイン変換を実現できる。

## 【0036】実施例(4)

実施例(4)は実施例(3)において、電荷検出回路/ 電荷ーデジタル変換回路26に換えてエッジ検出回路2 9を接続したものである。かかる構成により2次元パタ ーンのエッジを検出できる。図12に示すように、2種 類のバスライン30、31を設け、偶数番目のセルと奇 数番目のセルのPWM電流出力をそれぞれ偶数バスライ ン30と奇数バスライン31に接続する。任意のセルと 40 を示す図。 これに隣接するセルにランプ信号を与えて、各々のセル のPWM信号出力を偶/奇バスラインを通して排他的論 理和回路(EXOR回路)32に加えることによりパル ス幅の差の演算を行う。このパルス幅が一定の閾値を越 えた場合にエッジと認識する。EXOR回路32の出力 と偶数バス30/奇数バス31のANDをとることによ りエッジの符号 (左>右、右>左) を知ることができ る。そして、図13(a)に示すように、ランプ信号を アドレスとしてエッジの位置を読み出すことができる。 このエッジ情報は画像や図形の処理に極めて重要であ

12

【0037】また図13(b)に示すように、偶数/奇 致セルへの2つのランプ波形を行方向に 頃次スキャンし てEXOR回路32に加えて偶数/奇致セルの出力信号 の差を出力し、閾値を越えた出力を2億化回路33で2 値化し、そのパルス数を計数回路34で計数することに より、行方向のエッジ数の和を求めることができる。列 方向にスキャンすれば列方向のエッジ致の和を求めるこ ともできる。この情報も図形の特徴情報として有用であ 用いることができ、また、閾値との比喩は任意の比喩回 路(図示せず)により行われる。

【0038】この動作は各行に対して並列に実行でき る。当然、行と列を入替えた構成もできる。1次元に投 影されたプロファイル、エッジの形、およびエッジの数 により図形の特徴が表されるので、これを基準のテンプ レートと比較して最も類似したものを選択することによ り、図形の認識機能を実現することができる。

#### [0039]

【発明の効果】以上説明したように、この発明によれば 次のような効果を奏する。センサーの2次元のセンサー 面上で各セル間の情報を処理するので、従来のシリアル スキャンのCCDイメージセンサーでは実現できないよ うな高度な処理を実現できる。PWM信号によるアナロ グ・デジタル融合回路を用いているので、案子数を1~ 2桁少なくできる。つまり、案子数が少ないので、小チ ップ面積で経済的に実現できる。多数の入力を並列にア ナログ的に演算するので処理能力を1 桁以上向上でき る。回路ノード致が少なく、電圧遷移頻度が低いので消 費エネルギを1~2桁小さくできる。0.1ミクロン以 下の微細なCMOSデバイス技術に適しているので、将 来の知能情報処理システムの基盤技術として産業に大き なインパクトを与えるものと考えられる。

## 【図面の簡単な説明】

【図1】(a)本発明に係る実施例1の2次元画像セン サーを示す図。

(b) 2次元画像センサーによる2次元表示した出力を 示す図。

【図2】(a)上記2次元画像センサーの単位セル回路

(b) 単位セル回路の動作タイミングチャートを示す ☒.

【図3】上記2次元画像センサーにおいて、任意のセル をアドレスして出力出力を読み出す場合の動作タイムチ ャートを示す図。

【図4】上記2次元画像センサーにおいて、セルをスキ ャンして光検出器出力を読み出す場合の勁作タイムチャ ートを示す図。

【図5】上記2次元画像センサーのセル回路の具体的桁 50 成例を示す図。

13

- (a)基本回路構成を示す図、 (b) リセット動作を 示す図、
- (c)入力積分動作を示す図、 (d)電荷-PWM変 換動作を示す図。
- 【図6】図5の回路の動作波形/タイミングチャートを 示す図。
- 【図7】(a)上記2次元画像センサーのセル回路の5 ライン構成のアドレスランプ波形発生回路を示す図、お よび(b)回路の動作波形を示す図。
- 【図8】(a)実施例2の行方向のセル情報の和を並列 10 14 インバータ 演算する処理装置の構成を示す図、およびその(b)タ イミングチャートを示す図。(c)は電流源駆動である ことを示す図。
- 【図9】上記実施例において行方向に各セル値に係数を 掛けて和を出力する場合のタイミングチャートを示す 図.
- 【図10】上記実施例において行方向に各セル値に双極 性係数を掛けて和を出力する場合のタイムチャートを示 す図。
- 【図11】正極性のバスと負極性のバスを設けた本発明 20 24 正電源 の実施例を示す図。
- 【図12】(a) 本発明に係る実施例4のエッジ処理装 置の構成例を示す図。(b)は検出結果の例を示す図。
- 【図13】(a)および(b)は上記実施例におけるエ ッジ処理動作のタイミングチャートを示す図。

#### 【符号の説明】


- 1 単位セル回路
- 2 アドレスランプ波形発生回路
- 3 アドレス線
- 4 バスライン

5 パルス幅/電荷検出回路


14

- 6 光検出器
- 7 信号処理回路
- 8 記憶回路
- 9 コンパレータ
- 10 AND回路
- 11 出力回路
- 12 ランプ開始信号線
- 13 フォトトランジスタ
- 15 帰還スイッチ
- 16 シャッタスイッチ
- 17 コンデンサ
- 18 端子
- 19 シャッタ
- 20 CMOSスイッチ
- 21 定電流用のMOSトランジスタ
- 22 コンデンサ
- 23 接地
- 25 電流源駆動回路
- 26 電荷検出回路/電荷ーデジタル変換回路
- 27 正極性のバスライン
- 28 負極性のバスライン
- 29 エッジ検出回路
- 30 偶数パスライン
- 31 奇数パスライン
- 32 EXOR回路
- 33 2値化回路
- 30 34 計数回路


【図1】




【図2】




【図3】







【図8】




# 【図11】






(b)タイミングチャート

【図12】



【図13】



# フロントページの続き

# (58)調査した分野(Int.Cl.6, DB名)

G06T 1/00

G11C 11/34 - 11/42

HO1L 27/10 - 27/118

HO4N 1/21

JICSTファイル (JOIS)